DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

13702929

Basic Patent (No, Kind, Date): EP 456479 A2 19911113 < No. of Patents: 022>

PATTERN FORMING PROCESS, APPARATUS FOR FORMING SAID PATTERN AND PROCESS FOR PREPARING SEMICONDUCTOR DEVICE UTILIZING SAID PATTERN FORMING PROCESS (English; French; German)

Patent Assignee: CANON KK (JP)

Author (Inventor): YAGI TAKAYUKI CANON KABUSHIKI (JP); KOMATSU TOSHIYUKI CANON KABUSH (JP); SATO YASUE CANON KABUSHIKI KAI (JP); KAWATE SHINICHI CANON KABUSHIK (JP)

Designated States: (National) AT; BE; CH; DE; DK; ES; FR; GB; GR; IT; LI

; LU; NL; SE

IPC: *H01L-021/268; H01L-021/3105; H01L-021/3205; G03F-007/20; G03F-001/14

Derwent WPI Acc No: C 91-334416 Language of Document: English

Patent Family:

	Patent No	Kind	Date	Applic No	Kind	Date		
	AT 199046	Е	2001021	15 EP 91	304134	Α	19910508	
	AT 229229	E	2002121	15 EP 95	203233	Α	19910508	
	DE 69132523	C	200103	08 DE 6	9132523	Α	19910508	
	DE 69133169	C	0 200301	16 DE 6	9133169	Α	19910508	
	EP 706088	A 1	199604	10 EP 95	203232	Α	19910508	
	EP 456479	A2	2 1991111	13 EP 91	304134	Α	19910508	(BASIC)
	EP 714119	A2	1996052	29 EP 95	203233	Α	19910508	
	EP 456479	A 3	3 199211	19 EP 91	304134	Α	19910508	
	EP 714119	A3	3 1996070	03 EP 95	203233	Α	19910508	
	EP 456479	B 1	2001013	31 EP 91	304134	Α	19910508	
	EP 714119	B 1	2002120	04 EP 95	203233	Α	19910508	
	JP 4015910	A2	1992012	21 JP 90:	118675	Α	19900510	
	JP 4017685	A2	1992012	22 JP 90:	117644	Α	19900509	
	JP 4049623	A2	1992021	19 JP 90:	158687	Α	19900619	
	JP 4063414	Αź	2 199202	28 JP 90	174443	Α	19900703	
	JP 4181712	A2	1992062	29 JP 903	308550	Α	19901116	
	JP 2709175	B2	1998020)4 JP 901	117644	· A	19900509	
	JP 2849458	B2	1999012	20 JP 90	174443	Α	19900703	
	JP 2966036	B2	1999102	25 JP 90:	118675	Α	19900510	
	US 5344522	Α	199409	006 US 1	3180	Α	19930129	
V	US 5413664	Α	199505	09 US 2	75757	Α	19940720	
	US 5490896	Α	199602	213 US 3	95472	Α	19950228	

Priority Data (No,Kind,Date):

JP 90117644 A 19900509

JP 90118675 A 19900510

JP 90158687 A 19900619

JP 90174443 A 19900703

JP 90308550 A 19901116

EP 91304134 A3 19910508

US 13180 A 19930129

US 696024 B1 19910506

US 275757 A 19940720

US 13180 A3 19930129 US 395472 A 19950228 US 275757 A3 19940720 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

03698314

Image available

METHOD AND DEVICE FOR MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

04-063414 [JP 4063414 A]

PUBLISHED:

February 28, 1992 (19920228)

INVENTOR(s):

SATO YASUE

KAWATE SHINICHI

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-174443 [JP 90174443]

FILED:

July 03, 1990 (19900703)

INTL CLASS:

[5] H01L-021/02; H01L-021/027; H01L-021/205; H01L-021/302;

H01L-021/31

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors)

JOURNAL:

Section: E, Section No. 1218, Vol. 16, No. 271, Pg. 71, June

18, 1992 (19920618)

ABSTRACT

PURPOSE: To eliminate oxidation of surfaces and to improve performance by shutting each process from atmosphere and performing consistent operation in a condition that pressure is reduced.

CONSTITUTION: All of a load-lock room 1, a cleaning room 2, a sputter filmforming room 3, a plasma film-forming room 4, an etching room 5, a latent image room 6, and a carrying room 10 are constituted so that they can be airtight within vacuum and are provided with a vacuum discharge device for discharging air from room for producing vacuum state. Also, a load lock room 1 is provided with a gate valve 7a for loading and unloading a sample 8 from an outside in addition to a gate valve 7b for communicating with the carrying 10. In this manner, each process for producing a semiconductor device is shut out from atmosphere and performed consistently in a pressure-reduced state, and therefore oxidation of substrate and adhesion of dust can be prevented and at the same time, man-hour is reduced. Thus, oxidation of surfaces is prevented, production process and travel amount of an element can be reduced, and element performance and yield can be improved.

⑲ 日本 国 特 許 庁 (JP)

①特許出願公開

◎ 公開特許公報(A) 平4-63414

@Int. Cl. 3	識別記号	庁内整理番号	· @公開	平成4年(1992)2月28日	
H 01 L 21/02 21/027	Z	8518-4M			
21/205		7739—4M			
21/302	B Z	7353—4M			
21/31	Z	7353—4M 6940—4M			
		7352-4M H	01 L 21/30	301 Z	
		審査記	青求 未請求 語	育求項の数 5 (全10頁)	

②発明の名称 半導体装置の製造方法および製造装置

②特 願 平2-174443

❷出 顋 平2(1990)7月3日

回発 明 者 佐 藤 安 栄 東京都大田区下丸子3丁目30番2号 キャノン株式会社内

⑫発 明 者 河 手 信 一 東京都大田区下丸子3丁目30番2号 キャノン株式会社内

⑩出 願 人 キヤノン株式会社 東京都大田区下丸子3丁目30番2号

個代 理 人 弁理士 若 林 忠

明 維 4

1.発明の名称

学導体装置の製造方法および製造装置

2. 特許請求の範囲

1. 基板の表面を清浄する第1の工程と、該第1の工程により清浄された基板上に、半導体、金属または絶縁体のいずれかの膜を堆積させる第2の工程と、該第2の工程にて堆積された膜上に所受の素子構造を形成するために選択光を照射してマスクを形成する第3の工程と、該第3の工程にて形成されたマスクを造蔵体としてエッチングを行なう第4の工程とを少なくとも有する半導体装置の製造方法において、

質記第1乃至第4の各工程が、大気と遮断され、かつ減圧された状態にて一貫して行なわれることを特徴とする半導体装置の製造方法。

2. 請求項1記載の半導体装置の製造方法において

マスクを形成する第3の工程として行なわれる 選択光照射が反応ガス雰囲気中で行なわれ、第2 の工程によって基板上に堆積された膜の表面が改 質されることによりマスクが形成されるものであ る半導体装置の製造方法。

3. 請求項1記載の半導体装置の製造方法において

マスクを形成する第3の工程および光エッチングを行なう第4の工程の代わりに、選択光照射による光エッチングが行なわれることを特徴とする 牛海体装置の製造方法。

4. 基板の出入れを行なわれるロードロック室と、 基板の表面が指移されるクリーニング室と、 清浄された基板上に半導体、金属または絶縁体の いずれかの膜が堆積される成膜室と、光入射窓が 設けられ、 政光入射窓を透過した選択光が基板上 に堆積された膜に照射されてマスクが形成される 帯像室と、エッチングが行なわれるエッチング 室と、基板の搬送を行なうための搬送室とを有し、

前記各室はいずれも真空封止可能に 成されて おり、ロードロック室、クリーニング室、成膜 室、潜像室およびエッチング室は、搬送室を中心 としてその周囲に配設され、個別に設けられた ゲートバルブをそれぞれ介して搬送室と連通する ことを特徴とする半導体装置の製造装置。

5. 基板の出入れを行なわれるロードロック室と、基板の表面が精浄されるクリーニング室と、 清浄された基板上に半導体、金属または絶縁体の いずれかの膜が堆積される成膜室と、光入射窓が 設けられ、熱光入射窓を透過した選択光が基板上 に堆積された膜に照射されて光エッチングが行な われる光エッチング窓と、基板の搬送を行なうた めの搬送室とを有し、

育記各室はいずれも真空封止可能に構成されており、ロードロック室、クリーニング室、成膜室および光エッチング室は、搬送室を中心としてその周囲に配設され、個別に設けられたゲートバルブをそれぞれ介して撤送室と連通することを特徴とする主選体装置の製造装置。

3.発明の詳細な説明

〔産業上の利用分野〕

木発明は、半導体装置を製造する製造方法およ

用いられる。このうちのレジスト塗布、現像、レジスト朝離工程では溶液を使うため、すべてをドライなプロセスにすることはできない。

(発明が解決しようとする課題)

、上述した従来の半導体製造工程では、真空中で 行なう工程、潜蔵中で行なう工程や大気中で行な う工程が混在しているため、試料表面が酸化して しまうとともに次の工程のための予備的な工程 (例えば、試料を真空状態にするための真空び き、溶液処理後の洗浄乾燥工程等)が必要とな り、工程が増加し、複雑化してしまうという問題 点がある。また、各製造装置間での試料の移動量 が多くなり、時間的にも空間的にも無駄が多い。 この工程の増加、複雑化、試料の移動量の増加 は、ゴミの付着を増加させるという問題点があ る。さらにレジストを使用し、これを剝離するた め、はがれたレジストがゴミとなって試料表面に 付着してしまい、業子の性能を劣化させるととも に歩留まりを低下させてしまうという問題点が あった。

び該製造方法を実施する装置に関するものである。

【従来の技術】

半導体装置の主な製造工程は、基板上に金属、 半導体、絶縁体を成腹し鉄膜を所望のパターンに 微細加工する工程である。近年、半導体記憶素子 に代表されるように、素子の大容量化、機能の高 性能化が急速に進み、それに伴い、回路パターン がより微細化し、また回路構造もより複雑化して きている。また、液晶ディスプレイ、ブラズマ ディスプレイ等の表示装置もますます大型化し、 これに伴って素子機能も複雑化しつつある。現 在、これらのものを製造するための成膜工程や微 細加工を行なうエッチング工程は、溶液を用いた ものから、真空中や減圧ガス中でプラズマもしく は励起ガスを用いる、いわゆるドライな工程が主 になっている。しかし所望の微細加工を行なうた めに一般に用いられるフォトリソグラフィープロ セスでは、レジスト塗布、パターン篝光、現像、 エッチング、レジスト剝離等の複雑なプロセスが

本発明は上記従来の技術の有する問題点に鑑みてなされたものであって、表面の酸化を防ぎ、製造工程および素子の移動量を減少させることができ、素子性能を向上させ、歩留まりを向上することのできる半導体装置の製造方法および装置を実現することを目的とする。

(課題を解決するための手段)

本発明の半導体の製造方法は、

基板の表面を積浄する第1の工程と、該第1の工程により積浄された基板上に、半導体、金属または絶縁体のいずれかの膜を堆積させる第2の工程と、該第2の工程にて堆積された膜上に所望の素子構造を形成するために選択光を照射してマスクを形成する第3の工程と、該第3の工程にて形成されたマスクを遺蔵体としてエッチングを行なう第4の工程とを少なくとも有する半導体装置の製造方法において、

前配第1乃至第4の各工程が、大気と起断され、かつ減圧された状態にて一貫して行なわれるものである。

この場合、マスクを形成する第3の工程として 行なわれる選択光照射が反応ガス雰囲気中で行な われ、基板上に堆積された膜の表面が改質される ことによりマスクが形成されるものであってもよ

さらに、マスクを形成する第3の工程および光 エッチングを行なう第4の工程の代わりに、選択 光照射による光エッチングが行なわれてもよい。

また、本発明の半導体装置の製造装置は、基板の出入れが行なわれるロードロック室と、 基板の表面が清浄されるクリーニング室と、 清浄された基板上に半導体、 金属または絶縁体のいずれかの膜が堆積される成膜室と、 光入射窓が設けられ、 は光入射窓を透過した選択光が基板上に堆積された膜に照射されてマスクが形成される潜像室と、 エッチングが行なわれるエッチング室と、基板の 搬送を行なうための搬送室とを有し、

前記各室はいずれも真空封止可能に構成されて おり、ロードロック室、クリーニング室、成膜 室、潜像室およびエッチング室は、搬送室を中心

第1図は本発明の一実施例の構成を示す上面図 であり、試料8上にバターンを形成するものであ る。

第1図において、1は試料8を導入導出するためのロードロック室である。2は試料8の表面をブラズマを用いてクリーニングするクリーニング 室である。3は金属をスパッタ成膜するためのスパッタ成膜室である。4は絶縁膜と半導体膜をブラズマ成膜するためのブラズマ成膜室である。5は膜をケミカルドライエッチングするためのエッチング室である。9は図示しない数送機構により試料8の搬送を各室間で行なう搬送機構にあり、搬送室10内に設けられている。

ロードロック室1、クリーニング室2、スパッタ成願室3、プラズマ成願室4、エッチング室5、潜像室8および搬送室10のいずれも真空気密可能に構成されており、室内を真空排気するための真空排気装置(図示せず)がそれぞれ備えられている。ロードロック室1、クリーニング室2、スパッタ成殿室3、プラズマ成膜室4、エッ

としてその周囲に配数され、個別に致けられた ゲートバルブをそれぞれ介して撤送室と連通して いる。

この場合、 像室およびエッチング室の代わりに、光入射窓が設けられ、該光入射窓を透過した 選択光が基板上に堆積した膜に照射されて光エッ チングが行なわれる光エッチング室としてもよい。

(作用)

半導体装置を製造するための各工程が、大気と 遠断され、かつ核圧された状態にて一貫して行な われるため、基板の絵化およびゴミの付着が防止 されるとともに工程数が減少する。また、選択光 照射によって形成されたマスクを用いてエッチン グが行なわれ、もしくは光エッチングが行なわれ るので、剝離したレジストによるゴミの発生がな くなる。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

チング室5 および潜像室6 はそれぞれ搬送室10の周囲に配設されており、ゲートバルブ7 b~7 まをそれぞれ介して搬送室10と連通する。また、ロードロック室1には搬送室10と連通するゲートバルブ7 bの他に、試料8の出入れを外部と行なうためのゲートバルブ7 a が設けられてい

第2図乃至第5図はそれぞれ第1図中のクリーニング室2、スパッタ成膜室3、プラズマ成膜室4、エッチング室5および潜像室6の構成を示す断面図である。

22に接続されている。26は試料保持台側と高 周波電源側のマッチングを取るためのマッチング ポックスである。スパッタ成膜室3を示した第3 閉においては、31日スパッタガスをスパッタは 膜室3内に導入するためのガス導入口、32はス パッタ成膜室3に置かれる試料8を保持する試料 保持台、33は試料保持台32に対向して設けら れ、高周被電力が加えられる対向電極、34は対 向電極33をスパッタ成凝室3を構成する真空容 器から絶縁するための絶縁体、35は13.56 MHz、500Wの高周波電源、36は試料保持 台32と高周波電源35側のマッチングを取るた めのマッチングボックス、37は対向電極34を 直流的に絶縁するためのコンデンサ、38はス パッタ金属である。プラズマ成膜室4を示した第 4回においては、41は堆積ガスをプラズマ成膜 室4内に導入するためのガス導入口、42はブラ ズマ成繭窓4に置かれる試料8を保持する試料保 持台、43は試料保持台42に対向して設けら れ、高周波震力が加えられる対向電極、44世対

明光学系、65は石英板にCェでバターニングされたマスク(またはレチクル)、66はマスクバターンを試料8の表面に結像するための投影光学系、67は投影光学系66を出た光を潜像室6に導入するための窓である。上記の各装置のうち、光源63、照明光学系64、マスク65、投影光学系86は潜像室6の上方に設けられている。

次に、FETを作製する際の本実施例の作製手類について説明する。

第7図(a)乃至第7図(g)は、それぞれ各作製工程における成長膜の構造を示す図である。 第1図乃至第6図においては試料8として示されていた石英板71をゲートバルブ7aを通してロードロック室1に入れ、ロードロック室1の室内を真空排気装置(図示せず)によって10°t torr以下に真空排気する。搬送室10は真空排気装置(図示せず)によって常に排気し、10°s torr以下に圧力を保つ。ゲートバルブ7bを開け、搬送機9によって試料である石英基板71を受け取り、搬送室1に入れてゲートバル 向電極43をプラズマ成膜室4を構成する真空客 から絶縁するための絶縁体、45は13.56 MHz、350Wの高周波電源、46は試料保持 台42と高周波電源45側のマッチングを取るた めのマッチングボックスである。エッチング室 5 を示した第5図においては、52はエッチング奚 5に置かれる試料8を保持する試料保持台、53 はエッチング室5に供給する励起ガスを発生させ るためのマイクロ波ブラズマガス励起装置、51 はマイクロ波ブラズマガス励起装置53にエッチ ングガスを供給するためのガス導入口、54はマ イクロ波プラズマガス励起装置53で発生した励 起ガスをエッチング室5に輸送するための輸送管 であり、試料保持台52と対向する位置に設けら れている。潜像室6を示した第6図においては、 61は潜像家6に潜像ガスを導入するためのガス 速入口、62は潜像室6内に設置される試料8を 保持する試料保持台、63は光源であるところの KrFエキシマレーザー、64は光道63にて発 生した光により後述するマスク65を照明する照

ブフbを閉じる。

次に、13.56MHz、100Wの高周波をマッチングボックス26を調整しながら、試料保持台22に印加し、試料保持台22と対向電源23の間の空間にプラズマを発生させる。試料保持台22はマッチングボクス26内にあるコンデンサ(図示せず)によって直流的に絶縁されている

ため、電子とイオンとの移動度の差から試料保持台22は-60V程度の負の直流パイアス電圧が発生し、この電圧によってArイオンが加速され、石英基板71の表面に衝突し、表面にあるが得られる。処理時間は約60sec程度である。2の内部の圧力が10-7もの下になり出しが一トパルプ7cを開けまって、少年で取り出しが一トパルプ7cを開けれたでで、クリーニング室2の内部の圧力が10-7もって、以下を保つよう再度真空排気して、ションには、クリーニングを3の下口に、クリーニングを3の下口が10-7もって、以下を保つよう再度真空排気して、

次に、プラズマ成膜室4の内部を真空排気装置 (図示せず)によって10⁻⁷torr以下になる まで真空排気する。続いて、ゲートバルブ 7 eを 関け、石英基板 7 1 を搬送機 9 によってブラズマ 成膜室 4 に導入し、ヒータ (図示せず)によって 予め 2 5 0 でに加熱された試料保持白 4 2 に 載 せ、ゲートバルブ 7 e を 閉じる。この後、ブラズ マ成膜室 4 の内部を真空排気装置 (図示せず)に よって10-7torr以下になるまで真空排気 し、石英基板71の温度が250℃になるまで加熱する。

次に、ガス導入口41よりSiHょを100 sccm、H2を740sccmをブラズマ成膜 室 4 内に導入し、プラズマ成旗室 4 内の圧力が 0.5 torrになるように真空排気装置(図示 せず)を操作制御する。13.56MHz、 100甲の高周波をマッチングボックス46を調 敷しながら、対向電極43に印加し、試料保持台 4.2 と対向電極4.3 の間の空間にブラズマを発生 させ、該導入ガスをブラズマ分解し、アモルファ スシリコン (a-Si) 膜72を5000 A 堆積 させる (第7図(a) 参照)。成膜後、導入ガス を止めプラズマ成願室4の内部が10~'torェ 以下になるまで真空排気した後に、ガス導入口 41 k 9 S i H . & 2 O s c c m . H 2 & 8 O sccm、PH、を400sccmプラズマ成膜 室 4 内に導入し、ブラズマ成膜室 4 内の圧力が 0.5 torrになるように真空排気装置(図示

せず)を操作制御する。

次に、13.56MHz、300Wの高岡波をマッチングボックス46を調整しながら、対向向電極を積43に印加し、試料保持台42を対向電極43の間の空間にプラズマを発生させ、設導入がステスク解し、n・アモルファスシリコススク解し、n・アモルファスシリコンス(n・一Si)関73を1000人堆積を以下で、1000のが10~7セのように東空排気し、ゲートバルブ7セを関い、になる送機9によって石英基板71を収度室4の内部が10~7セの下で、1000では、プラズマ成膜室4の内部が10~7セの下で、1000では、1000では、1000では、1000では、1000では、1000では、1000では、1000では、1000では、1000では、100では、100

次に、子め10~7torr以下に真空排気装置 (図示せず)によって排気された潜像室6のゲートバルブ7gを開け、石英基板71を撤送機9に よって潜像室6に導入し、試料保持台62に載 せ、ゲートバルブ7gを閉じる。続いて、真空排 気装置(図示せず)によって潜像室6の内部を

10-7torr以下になるまで真空排気する。ガ ス準入口62よりNO。ガスを潜像室6内に導入 し、内部の圧力が1torrとなるように真空排 気装置を制御する。続いて、光源63である KrFエキシマレーザーで発振させた波長24 nmのレーザー光を照明光学系64によってチャ ンネル (チャンネル幅: 25μm、チャンネル長 :10 µ m)を形成するためのパターンが形成さ れたマスク65に均一に照射し、投影光学系66 によって石英基板上のn゚ - S i 膜 7 3 の表面に マスク65のパターン像を窓67を通して結像さ せる。なお窓67の材質として彼長248ヵmの レーザー光を吸収せずに透過させるため石英を使 用した。マスク俊が結像したn゚-Si腹73 の表面では、光が当たった部分のみでNO』と Siが光化学反応を起こし、10分間の第光で n· poly-Si表面に厚さ20人程度の SiOx 腊が形成される(不図示)。光が当たっ ていない部分ではこの反応は進まないので、結局 マスクのネガバターンがn・ - Si膜73の表面

()

に形成される。換官すれば n・-Si膜 7 3が SiOx に改賞され、 像が形成される。なお光潭 6 3 としてここで Kr F エキシマレーザーを使用したが、キセノンランブ、低圧水銀灯、 高圧水銀灯等のランプ光源や、Ar F エキシマレーザー、Xe C & エキシマレーザー、Ar レーザー等の 紫外線 レーザーも同様の効果がある。

上記の潜像形成後に導入ガスを止め、潜像室 6 の内部が 1 0 -7 t o r r 以下になるまで真空排気し、ゲートバルブ 7 g を関け、搬送機 9 によって石英基板 7 1 を取り出してゲートバルブ 7 g を閉じる。この後、潜像室 6 の内部の圧力が 1 0 -7 t o r r 以下に保つように再度真空排気する。

次に、予め10-7torr以下に真空排気装置 (図示せず)によって排気されたエッチング室5 のゲートパルブ71を開け、石英基板71を搬送 機9によってエッチング室5に導入して試料保持 台52に載せ、ゲートパルブ71を閉じる。この 後、真空排気装置(図示せず)によってエッチン グ室5の内部が10-7torr以下になるまで真

真空排気し、ゲートバルブ7fを閉けて搬送機9によって石英基版71を取り出し、ゲートバルブ7fを閉じ、エッチング室5の内部の圧力が10~1torr以下に保つよう再度真空排気しておく。

 空排気する。続いて、ガス導入口51より、潜像 が旅されたn゚ーSi膜73をエッチングするガ ス、この場合CA,500sccmをマイクロ被 プラズマガス励起装置53内に導入し、エッチン グ室5の圧力が0. 25torrになるように真 空排気装置(図示せず)を操作制御する。続い て、マイクロ被発生装置(図示せず)が発生した 2. 45GHz. 700Wのマイクロイ波をマイ クロ波ブラズマガス励起装置53に供給させ、該 エッチングガスをプラズマ化することによって励 起した励起分子C12°、C1°を全長が20 cm,内径が40mmの石英製である輸送管54 を介してエッチング室5に供給する。石英基板 71上に達した鉄励起分子ロ・一Si膜73表面 に潜像パターンを持つSi0。潜をマスクにし て、nt-Si膜13と反応し揮発性物質である 塩素化合物を発生し、n * poly-Si層が エッチングされてチャンネルが形成される(第7 図(c)参照)。その後導入ガスを止め、エッチ ング室5の内部が10⁻⁷toェァ以下になるまで

ボックス46を調整しながら対向電極43に印加し、試料保持台42と対向電極43の間の空間にプラズマを発生させ、該導入ガスをブラズNN別で、アモルファスシリコン窒化(a - SiN別の 4を4000 A 地積させる(第7図 成成空の人場では、ブラズマで真然を止め、ブラズで変数をはいて、ゲートバルブ 7 e を開け、紫色の大がカートバルブ 7 e を開けて、ゲートバルブ 7 e を開けて、ゲートバルブ 7 e を閉じてブラズマ成膜室4の内部の圧力が10-7 t o r r 以下を保つよう再度真空排気して

次に、ゲートバルブ7gを関け石英基板71を 搬送機9によって帯像室6に導入し、試料保持台 62に載せ、ゲートバルブ7gを閉じてa-SiN腰74の表面に、前述のn^-Si腹73 上に形成したチャンネル形成用の帯像膜と同一で SiOェ 腹の帯像を同位置に作製する。

次に、該潜像をマスクとしてa - S i N 膜 7 4 をエッチングしてゲート 絶縁膜を形成するが、エッチングガスとしてC L 2 , 9 0 0 s c c m .

NF, 100sccmをガス導入口51より供・給し、n・-Si膜73と同様にa-SiN膜74のエッチングを行なう (第7図 (e) 参照)。その後上記導入ガスを止め、エッチング室5の内部が10-7torr以下になるまで真空排気し、ゲートパルブ7fを関け、撤送機9によって石英基板71を取り出してゲートパルブ7fを閉じ、エッチング室5の内部の圧力が10-7torr以下を保つよう再度真空排気しておく。

次に予め真空排気装置(図示せず)によって内部が10-7torr以下になるまで真空排気されたスパッタ成膜等3のゲートバルブ7dを開け、石英基板71を撤送機9によってスパッタ成膜室3に導入して試料保持白32に載せ、ゲートバルブ7dを閉じる。続いて、真空排気装置(図示せず)によってスパッタ成膜室3の内部が10-7torr以下になるまで真空排気する。ガス導入口31よりAr.50sccmをスパッタ成膜室3内に導入させ、スパッタ成膜室3内の圧力が0.05torrになるように真空排気装置(図

ここで形成される潜像層の組成はAlOxである。

次にゲートパルプフィを開け、石英基板フェを 試料保持台12に載せ、前述したエッチング工程 と阿様の手法で該潜像層をマスクとしてAR蒜膜 をエッチングレてソース、ドレイン、ゲート電極 を形成する(第7図(8)参照)。 エッチングガ スとしてCI。を1000gccmをガス導入口 51より供給し、n* - Si膜73、a - SiN 膜74と同様にエッチングを行なう(第7段 (e) 参照)。その後導入ガスを止め、エッチン グ室5の内部が10~7torr以下になるまで真 空排気し、ゲートパルプフェを関け、搬送機9に よって石英基板71を取り出してゲートバルブ 7.1を閉じ、ゲートバルブフbを開けて、石英基 板71をロードロック室1に入れ、ゲートパルブ 7 bを閉め、ロードロック室1の内部を大気圧に 戻しFETが形成された石英基板を取り出す。

なお上記実施例では潜像エッチングプロセスを 用いて微細加工を行なったが、光エッチングを用 示せず)を操作制御する。13.56MHz.500Wの高周波をマッチングボックス36を調整しながら対向電極33に印加し、試料保持発生させて設御入ガスをごうズマ分解し、対対スを定して取り付けられて減り、対スを全属38として取り付けられて減り、シートの11上にA2が終め、あるないの人がはないでは、対し、が一トバルブではを開け、カススの内部が10-7torr以下のよう再度実を排気し、カが10-7torr以下を保つよう再度実要排気しておく。

次にゲートバルブ7gを開け、石英基板71を 搬送機9によって潜像室6に導入し、試料保持台 62に載せ、ゲートバルブ7gを閉じ、前述した 2回の潜像形成工程と同様の手法で、AL薄膜 75の表面に電極用の潜像層を作製する。ただし

いても同様の効果が得られる。光エッチングは光 潜像室6を使って実施することができる。

次に、本発明の第2の実施例として、上述の実施例で作製した厚さ4000人のA & 練膜75を 光エッチングにより加工してFET電極を形成す るプロセスについて説明する。

本実施例においては潜像室 6 が光エッチング室 として使用される。

厚さ4000人のA 2 薄膜 7 5 をスパッタ成膜 する過程を上記実施例とまったく同様に行ない、その後潜食室 6 を 1 0 -7 t o r r 以下に真空排気 装置 (図示せず)によって排気し、ゲートバルブ 7 g を関けて石英基板 7 1 を敷送機 9 によって潜像 6 に導入し、試料保持 6 6 2 に載せて、ゲートバルブ 7 g を閉じる。 続いて、真空排気 装置 (図示せず)によって潜像室 6 の内部を 1 0 -7 t o r r 以下になるまで真空排気する。

次に、ガス導入口62よりC22ガスを潜像室6内に導入し、潜像室6の内部の圧力が0.1 torrとなるように真空排気装置を制御する。

この状態で光源63であるKFFエキシマレー ザーで発掘させた波長248ヵmのレーザー光を 前述の実施例で用いた電攝形成用のマスク65の 遮蔽部と閉口部が逆に形成されたネガ関係のマス クを通し、投影光学系66によってA2薄膜75 の表面にマスク像として結像させる。該表面では 光が当たっている部分のみで、ALとCL。が光 化学反応を起こして光エッチングが行なわれる。 この後の工程は、前述実施例と同様に行なう。 n·-Si膜73のエッチングでは、光エッチン グガスとしてCl。を用い、a-SiN膜74の 光エッチングでは、光エッチングガスとして CF。+H。を用いて数細加工を行なう。

以上説明した製造法により作製したa-Si糠 膜FETのドレイン電流-ドレイン電圧の関係を 測定したところ、レジストを用いず真空中で一貫 したプロセスで作製したため良好な特性を示し、 工程数が減少し、またゴミの発生が減少し歩留ま りがよい生産が可能になった。

(登明の効果)

第1図は本発明の一実施例の構成を示す上面 因、第2因乃至第6回はそれぞれ第1回中のク リーニング室2、スパッタ成膜室3、プラズマ成 膜室4、エッチング室5および潜像室6の構成を 示す断面図、第7図(a)乃至第7四(g)はそれ ぞれ本発明により半導体装置を製造する際の製造 工程を段階的に説明するための図である。

1-ロードロック室、2-クリーニング室、

3 ースパッタ成膜室、4 ープラズマ成膜室、

5 一エッチング室、 6 一潜像室、

7a~7gーゲートバルブ、8一試料、

9一撒送機、 10~ 据送室、

21、31、41、51、61 -- ガス導入口、

22、32,42.52、62-试料保持台、

23,33,43…対向電極、

24,34,44一绝緑体、

25.35.45-- 高周被電源、

26.36.46…マッチングボックス、

37ーコンデンサ、38ルスパッタ金属、

53…マイクロ波プラズマガス励起装置、

本発明は以上説明したように構成されているの で、以下に記載するような効果を参する。

請求項1乃至請求項3にそれぞれ記載した方法 においては、レジストを用いることなく、半導体 装置を製造するための各工程を大気と遮断され、 かつ滅圧された状態にて一貫して行なうことによ り、表面が酸化されることなく、性能が向上され た半導体装置を製造することができる効果があ る。また、従来必要とされていた各工程間におけ る大気圧からの真空びきを行なう工程や溶液処理 後の洗浄乾燥工程等の予備的な工程を不要とする ことができ、生産性を向上することができる。さ らに、工程数および工程間の移動量が減少してゴ ミが付着する機会が減少するうえに、レジスト剝 難によるゴミの発生もなくなるため、歩留りを向 上することができる効果がある。

請求項4および請求項5にそれぞれ記載した装 選においては、上記各効果を構えた半導体製造装 声を実現することが_できる効果がある。

54…輸送管、

75---A & 強 隨 。


63 -- 光源、 64 -- 照明光学系、 65ーマスク、

66一投影光学系、 67 - 寒、


71. 一石英基板、 72-a-Si膜、


73-n*-Si膜、74-a-SiN腺、


特許出願人 キャノン株式会社 弁理士 芳 林





第 1 図











第7四